ARM 코어 기반 반도체 설계 제어 전문가 과정27 [CUSTOM IC ONE CHIP] Stick Diagram (03) 2025-04-11Stick DiagramsCMOS Schematic을 토대로 연결을 단순화한 Diagram이를 토대로 복잡한 Layout을 그려 나간다.작성 규칙모든 트랜지스터는 1회씩만 경유해야 한다.nMOS와 pMOS를 동시에 만족해야 한다.그리는 법가로선은 VDD , p , n , GND 순으로 그린다.세로선은 입력 A로 그린다.모든 입력을 지나는 경로를 정한다. (경로는 여러 경우의 수 가능)트랜지스터의 노드를 토대로 선을 연결한다.고려 사항CMOS Schematic은 기생 커패시터가 적은 방향으로 그려야 한다. 하지만 이것이 Stick Diagram 규칙을 위반해서는 안된다.경로는 출력단과 기생 커패시터가 최소인 경우를 선택한다.선이 겹칠 경우 다른 Metal을 사용한다. 2025. 4. 11. [CUSTOM IC ONE CHIP] Inverter Cross-section (02) 2025-04-10Inverter Cross-sectionp,nMOS의 소스와 바디는 단락되어 있어야 한다.이를 위해 고도핑한 바디 영역을 소스옆에 배치한다.이를 메탈로 연결해 단락시킴이콘 추가한다.Inverter Mask SetInverter Cross-section을 위에서 바라본 모습으로 공정을 위한 설계도실제로는 HOLE과 ELECTRON의 속도 차이 존재한다.즉 nMOS와 pMOS를 동일한 크기로 만들면 전류량이 달라진다.이로 인해 정상 작동이 불가하므로 수정이 필요하다.ELECTRON속도가 2배 빠르다 가정했을때 pMOS의 L을 2배 줄이거나 W를 2배 키워 그려야 한다.전류는 채널 길이인 L에 반비례하고 MOS의 넓이인 W에 비례한다.Layout칩의 mask를 그리는 작업Feature siz.. 2025. 4. 11. [CUSTOM IC ONE CHIP] CMOS Schematic (01) 2025-04-09IC (Integrated circuits)집적 회로 : 한 칩에 많은 트랜지스터가 집적되어 있는 회로VLSI (Very Large Scale Integration)구분풀네임특징SSISmall게이트 수준 논리회로MSIMediumMUX, Decoder, Counter 등의 조합회로LSILarge간단한 CPU, 메모리 등VLSIVery Large마이크로프로세서, DSP, RAM 등ULSIUltra Larege복잡한 CPU, GPU, SoC 등트랜지스터의 집적도에 따라 분류CMOS (Complementrary Metal Oxide Semiconductor)직역하면 상보적 MOSnMOS + pMOS가 서로 한 쌍을 이루어 존재서로 보완적으로 동작하기에 Complementary가 붙어 CMOS라.. 2025. 4. 11. 이전 1 2 3 4 5 다음
