ARM 코어 기반 반도체 설계 제어 전문가 과정/CUSTOM IC ONE CHIP17 [CUSTOM IC ONE CHIP] 16X1 MUX - Logic OR Switch (17) 16X1 MUX LOGICSchematicSimulationLayout가로 : 67.63um 세로 : 10.79 um전체 : 729.727716X1 MUX SWITCHSchematicSimulationLayout가로 : 21.83um 세로 : 11.9um전체 : 259.777 2025. 5. 7. [CUSTOM IC ONE CHIP] 8X1 MUX - Logic OR Switch (16) 2025-04-308X1 MUX LOGICSchematicSimulation Layout가로 : 31.63u 세로 : 8.6u전체 면적 : 272.0188X1 MUX SWITCHSchematicSimulationLayout가로 : 11.175u 세로 : 9.64u전체 면적 : 107.727 2025. 4. 30. [CUSTOM IC ONE CHIP] 4X1 MUX - Logic OR Switch (15) 2025-04-244X1 MUX LOGICSchematicNAND트랜지스터 : 362X1 MUX트랜지스터 : 42기존에 만들었던 2x1 MUX를 사용할 경우 NOT 게이트를 1개 더 쓰며, NAND 역시 더 많이 쓰기 때문에 트랜지스터 갯수가 증가한다.SimulationLayoutNAND가로 : 7.655 um 세로 : 11.26 um가로 : 7.63 um 세로 : 10.96 um전체 면적 : 86.1953전체 면적 : 83.62482X1 MUX가로 : 7.4 um 세로 : 13.63 um전체 면적 : 100.86274X1 MUX SWITCHSchematic트랜지스터 갯수 : 2(Switch) * 6 + 2(NOT) * 2 = 16개Simulation Layout가로 : 5.44u 세로 : 8.215u전.. 2025. 4. 28. [CUSTOM IC ONE CHIP] 2X1 MUX - Logic OR Switch (14) 2025-04-23MUX입력 신호중 1개를 선택해 출력하는 장치이다.입력 갯수는 2진수로 이를 선택하기 위한 S입력이 존재한다.S의 비트수 N, INPUT 갯수 2^N개2X1 MUX LogicSchematic트랜지스터 수 : 4(2NAND) X 3 + 2(NOT) = 14개TestSimulationLayoutSchematic에 맞게 NOT 1개, 2NAND 3개를 배치한다.NOT이 2NAND보다 길기 때문에 fingers를 2로 바꿔 낭비되는 크기를 줄인다.2NAND의 pMOS는 하나로 바꾼다.이후 Schematic에 맞게 배선 한다. 이때 Metal이 겹치는 부분이 있으므로 Metal2를 사용한다.가로 : 4.63u 세로 : 5.87u 크기 : 27.1781SwitchS값을 통해 특정 입력을 선택하.. 2025. 4. 28. [CUSTOM IC ONE CHIP] Layout-2 (13) 2025-04-18Layout이제부터 Layout 최소화를 위해서는 path를 잘 정하는 것이 중요하다.입력 Cont는 계단식으로 하는 것이 최소화에 유리하며, 상향식, 하향식은 달라질 수 있다.VOUT은 가능한 오른쪽 Cont인 것이 최소화에 유리하다.직렬 구조의 MOS는 VOUT이 가장 오른쪽인 경로로 정한다. EX) A > B > C경로의 시작점은 VOUT이 가장 우측으로 가게 정한다CMOS 3NANDSchematic & LayoutLayout 순서nMOS가 직렬 구조 이므로 VOUT이 가장 우측으로 가기 위해서는 C > B > A를 경로로 한다.pMOS는 VDD부터 시작하게 한다.Schematic에 맞게 배선 연결을 한다.현재 VOUT 배선은 pMOS는 2, 4번 nMOS는 4번 Cont(좌측부터.. 2025. 4. 18. [CUSTOM IC ONE CHIP] Layout (12) 2025-04-17에러 검증LVS (LAYOUT VS SCHEMATIC) : 작성한 Layout이 Schematic과 일치하는지 검증DRC(DESIGN RULE CHECK) : 작성한 Layout이 Design Rule(공정 규칙)을 잘 지켰는지 검증 EX) Metal - Metal : 0.12um, Poly - Oxide : 0.1um 등CMOS NOTSchematic & Layout현재 pMOS는 Nwell이 존재하고 nMOS는 소스와 드레인에 해당하는 n+층이 존재한다.즉 p substrate는 검은 바탕 전체를 의미한다.Layout 순서먼저 Schematic에 맞게 p,nMOS를 위 아래로 배치한다.Schematic에 맞게 배선 연결을 한다. Contact은 좌측을 소스 우측을 드레인으로 가정한다.. 2025. 4. 17. 이전 1 2 3 다음
