ARM 코어 기반 반도체 설계 제어 전문가 과정/CUSTOM IC ONE CHIP19 [CUSTOM IC ONE CHIP] MOS Capicator (07) 2025-04-11MOS Capacitor현재 영역별로 d값을 제외하고는 변하지 않는다. d는 +, - 전하 사이의 거리이다.즉, C값은 d에 의해서 정해진다.C는 d값이 변하는 Depletion 영역을 제외하고는 동일하다.Vgs가 +전압이 인가되는 순간은 기존 Hole들이 멀어지기 때문에 C값이 감소한다.이후 Vgs가 Vth에 근접할수록 Electron들이 가까워지기 때문에 다시 C값이 증가한다. 2025. 4. 14. [CUSTOM IC ONE CHIP] NAND .VS NOR (06) 2025-04-11NAND OR NOR?기본적으로 캐리어의 속도 차이에 의해 pMOS가 nMOS보다 더 크다.동일 전류를 위해서 pMOS가 nMOS 크기의 2배인 것으로 가정한다.이때 각 MOS들은 하나의 저항원으로 생각할 수 있다.전류는 W에 비례하므로 저항 R과는 반비례 관계이다.동일 전류는 곧 저항값 역시 동일하다는 의미이다.2 inputNANDpMOS는 병렬이기 때문에 pMOS중 1개만 ON되도 된다. 즉 각 저항은 R이 되어야 하므로 크기는 2W가 된다.nMOS는 직렬이기 때문에 nMOS가 모두 ON되어야 한다. 즉 각 저항은 R/2가 되어야 하므로 크기는 2W가 된다.전체 크기는 8W가 된다.NORpMOS는 직렬이기 때문에 pMOS가 모두 ON되어야 한다. 즉 각 저항은 R/2가 되어야 하므로.. 2025. 4. 14. [CUSTOM IC ONE CHIP] NAND,INVERTER (05) 2025-04-11VIRTUOSOInverter 출력 파형 해석입력이 0일 경우 pMOS, 1인 경우 nMOS가 ON 된다.이 때문에 출력이 변하는 순간의 좌측 구간이 pMOS, 우측이 nMOS 구간이 된다.정상 작동을 위해서는 두 구간의 범위가 같아야 한다.nMOS의 W를 고정 시켰을 때 pMOS의 W가 증가하면 pMOS 영역이 증가하고 감소하면 nMOS 영역이 증가한다.NAND, NOR SimulatorABNANDNOR0011011010101100NAND는 A는 1로 고정 시키고 B를 변화 시켜 출력 파형을 관찰한다.NOR은 A는 0으로 고정 시키고 B를 변화 시켜 출력 파형을 관찰한다.CMOS InverterSchematic(pMOS width : 2u, nMOS width : 1u)Hole의 이동.. 2025. 4. 14. [CUSTOM IC ONE CHIP] Stick Diagram Examples (04) 2025-04-11Stick Diagrams Examples경로를 B>A로 할 경우 pMOS Stick Diagram 에서 기생 커패시터가 3개가 된다.고려 사항 2번에 의해서 경로는 A>B로 선정한다.F=A⋅BF=A+B+CCMOS Schematic에서 입력 E의 pMOS가 출력과 가장 가까워야 기생 커패시터가 적다하지만 이 경우 작성규칙 2번에 위배되므로 CMOS Schematic을 수정해 Stick Diagram을 작성한다. 2025. 4. 11. [CUSTOM IC ONE CHIP] Stick Diagram (03) 2025-04-11Stick DiagramsCMOS Schematic을 토대로 연결을 단순화한 Diagram이를 토대로 복잡한 Layout을 그려 나간다.작성 규칙모든 트랜지스터는 1회씩만 경유해야 한다.nMOS와 pMOS를 동시에 만족해야 한다.그리는 법가로선은 VDD , p , n , GND 순으로 그린다.세로선은 입력 A로 그린다.모든 입력을 지나는 경로를 정한다. (경로는 여러 경우의 수 가능)트랜지스터의 노드를 토대로 선을 연결한다.고려 사항CMOS Schematic은 기생 커패시터가 적은 방향으로 그려야 한다. 하지만 이것이 Stick Diagram 규칙을 위반해서는 안된다.경로는 출력단과 기생 커패시터가 최소인 경우를 선택한다.선이 겹칠 경우 다른 Metal을 사용한다. 2025. 4. 11. [CUSTOM IC ONE CHIP] Inverter Cross-section (02) 2025-04-10Inverter Cross-sectionp,nMOS의 소스와 바디는 단락되어 있어야 한다.이를 위해 고도핑한 바디 영역을 소스옆에 배치한다.이를 메탈로 연결해 단락시킴이콘 추가한다.Inverter Mask SetInverter Cross-section을 위에서 바라본 모습으로 공정을 위한 설계도실제로는 HOLE과 ELECTRON의 속도 차이 존재한다.즉 nMOS와 pMOS를 동일한 크기로 만들면 전류량이 달라진다.이로 인해 정상 작동이 불가하므로 수정이 필요하다.ELECTRON속도가 2배 빠르다 가정했을때 pMOS의 L을 2배 줄이거나 W를 2배 키워 그려야 한다.전류는 채널 길이인 L에 반비례하고 MOS의 넓이인 W에 비례한다.Layout칩의 mask를 그리는 작업Feature siz.. 2025. 4. 11. 이전 1 2 3 4 다음
