ARM 코어 기반 반도체 설계 제어 전문가 과정27 [CUSTOM IC ONE CHIP] Project - Scan Chain (02) 101 Sequence Detector연속으로 입력되는 특정 입력값을 감지하는 회로ex) 1 - 0 - 1이 연속으로 입력될시 OUT은 HighState Diagram현재 상태와 입력에 의해 출력이 결정되는 Mealy Machine으로 설계초기 상태 설정을 위해서 RST신호 추가Non overlap 방식 사용 (특정 입력값이 감지된후 초기 상태로 이동)Truth TableK-mapScan Chain - 101 Sequence Detector상태값은 3개이므로 상태값을 저장하는 DFF는 2개 필요DFF를 Scan FF로 교체하여 DFT를 적용한 회로로 수정SchematicSimulation기능 동작기능 동작을 위해 SCAN_EN은 0으로 인가초기 상태 정의를 위해 최초 1번은 RST을 High로 인가1 -.. 2025. 6. 4. [CUSTOM IC ONE CHIP] Project - Scan Chain (01) Goals기존 회로를 Scan Chain을 적용DFF에 RST 기능을 추가하고, 크기를 최소화PASS, FAIL인 경우에 대한 테스트 진행DFT 'study/DFT' 카테고리의 글 목록whehdud2 님의 블로그 입니다.whehdud2.tistory.comDFT(Scan Cahin)에 대한 이론적 설명은 위 링크에 있습니다.DFF(NAND OR SWITCH)NANDSchematicRST신호가 추가된 NAND기반 DFF2NAND 2개, 3NAND 4개, NOT 1개 사용NOT은 Active High를 위해 추가함(기본적으로 Active Low로 작동)SimulationRST신호가 High일 때는 OUT(보라색)이 0으로 동작하며 Low일때는 OUT이 IN(초록색) 값으로 나오는 것을 확인이때 CLK(핑크).. 2025. 6. 4. [CUSTOM IC ONE CHIP] 4bit ADD/SUB (20) SchematicsimulationCIN : 0 > ADDERCIN : 1 > SUBSTRATORLayoutArea : 9.08 x 49.09 = 445.7372 2025. 5. 23. [CUSTOM IC ONE CHIP] ADDER (19) HALF_ADDERSCHEMATICSimulationLayout가로 : 4.21 세로 : 7.26FULL_ADDERSCHEMATICSimulationLayout 4BIT_ADDERSCHEMATICSimulationLayout가로 : 40.93 세로 : 8.8 2025. 5. 14. [CUSTOM IC ONE CHIP] XOR (18) SCHEMATICSimulationLayout가로 : 2.17 세로 7.02 2025. 5. 14. [CUSTOM IC ONE CHIP] 16X1 MUX - Logic OR Switch (17) 16X1 MUX LOGICSchematicSimulationLayout가로 : 67.63um 세로 : 10.79 um전체 : 729.727716X1 MUX SWITCHSchematicSimulationLayout가로 : 21.83um 세로 : 11.9um전체 : 259.777 2025. 5. 7. 이전 1 2 3 4 5 다음
