study/DFT4 Design for Testability(DFT) - Fault Model (04) Design for Testability(DFT) - Controllability & Observability (01)DFT란?칩 제조 공정시 다양한 결함이 발생한다. 이러한 결함들을 실제 실리콘상에서 감지 가능하면 Testable하다 말한다.다시 말해 의도적으로 결함들을 출력하도록 설계하는 기법을 DFT라 한다 이whehdud2.tistory.com앞선 내용들에서 DFT란 잠재적인 결함들을 감지하기 위한 설계 기법이라 말했다. 테스트에 사용하는 패턴들은 특정 결함을 가정하고 생성된다. 결함을 가정하고 테스트해야 정확한 diagnosis할 수 있기 때문이다.테스트에 사용하는 결함들을 Fault Model이라 한다. 이 모델들은 아래와 같은 종류가 있다.Functional : 칩이 설계한 logic대로 동.. 2025. 5. 22. Design for Testability(DFT) - Scan Operation (03) Design for Testability(DFT) - Scan Flip/Flop (02)Design for Testability(DFT) - Controllability & Observability (01)DFT란?칩 제조 공정시 다양한 결함이 발생한다. 이러한 결함들을 실제 실리콘상에서 감지 가능하면 Testable하다 말한다.다시 말해 의도적으로 결whehdud2.tistory.com위 내용에서 이어집니다.각 신호의 역할D : 설계 기본 DataSI : test를 위한 패턴 신호SE : test OR 설계 동작을 결정하는 신호 (0 : test, 1 : 설계 동작)Scan Operation1. Scan-in : test 패턴을 Scan F/F에 저장하는 동작. 이 패턴은 ATPG를 통해 자동으로 형성.. 2025. 5. 22. Design for Testability(DFT) - Scan Flip/Flop (02) Design for Testability(DFT) - Controllability & Observability (01)DFT란?칩 제조 공정시 다양한 결함이 발생한다. 이러한 결함들을 실제 실리콘상에서 감지 가능하면 Testable하다 말한다.다시 말해 의도적으로 결함들을 출력하도록 설계하는 기법을 DFT라 한다 이whehdud2.tistory.com 앞선 내용에서 node의 Controllability 와 Observability를 높이기 위해서 각각 2x1 MUX와 DFF를 추가했다. 이 두가지를 하나로 합친것이 Scan Flip Flop이다.Scan Flip Flop이제 Scan F/F를 통해 회로 내부 NODE에 대해 Control 가능하고 Observe할 수 있게 되었다. 그렇다면 이를 실제 회.. 2025. 5. 22. Design for Testability(DFT) - Scan (Controllability & Observability) (01) DFT란?칩 제조 공정시 다양한 결함이 발생한다. 이러한 결함들을 실제 실리콘상에서 감지 가능하면 Testable하다 말한다.다시 말해 의도적으로 결함들을 출력하도록 설계하는 기법을 DFT라 한다 이때 감지한 결함들이 많을 수록 Test Coverage가 높다고 말한다. 이 값은 제품의 신뢰성을 나타내는 척도이다.만약 DFT를 하지 않는다면 입-출력 관계에 의해서만 결함을 발견해야한다. 이는 긴 소요시간이 필요해 생산성이 감소하며, 정확한 결함 위치를 찾아낼수 없기 때문에 신뢰성이 저하되는 문제가 발생한다.DFT에는 여러가지 기법이 있으며 그 중에 대표적인 Scan에 대해서 다뤄보겠다.Scan에는 2가지 기본 규칙이 있다. Controllability와 Observability이다.1. Controlla.. 2025. 5. 22. 이전 1 다음
