Design for Testability(DFT) - Scan (Controllability & Observability) (01)

DFT란?

칩 제조 공정시 다양한 결함이 발생한다. 이러한 결함들을 실제 실리콘상에서 감지 가능하면 Testable하다 말한다.

다시 말해 의도적으로 결함들을 출력하도록 설계하는 기법을 DFT라 한다 이때 감지한 결함들이 많을 수록 Test Coverage가 높다고 말한다. 이 값은 제품의 신뢰성을 나타내는 척도이다.

만약 DFT를 하지 않는다면 입-출력 관계에 의해서만 결함을 발견해야한다. 이는 긴 소요시간이 필요해 생산성이 감소하며, 정확한 결함 위치를 찾아낼수 없기 때문에 신뢰성이 저하되는 문제가 발생한다.

DFT에는 여러가지 기법이 있으며 그 중에 대표적인 Scan에 대해서 다뤄보겠다.

Scan에는 2가지 기본 규칙이 있다. Controllability와 Observability이다.

1. Controllability

이는 회로 내부 노드나 게이트 값을 제어 가능(0 OR 1)하게 만드는 것이다. Controllability는 왜 중요할까?

Fig 1 : not controllable NODE

위 사진은 DFT가 적용안된 회로이다. 위 회로에서 NODE A는 우리가 제어할수 없는 노드이다. 만약 NODE A가 1로 고정되는 결함이 발생했다 가정하자. 이 결함을 감지하기 위해서는 NODE A로 0이 인가되어야 한다.

현대 회로는 매우 복잡한 논리 구조를 가지고 있다. 즉 입력값을 조정해 0을 인가하는 것은 거의 불가능하며, 가능하더라도 매우 긴 시간이 소요된다는 의미이다.

결국 위 회로는 감지가능한 결함이 줄어들어 Test Coverage가 감소하고 신뢰성이 떨어지게 된다.

 또한 오른쪽 block의 Test를 위한 NODE A값을 인가할수 없기 때문에 사실상 Test가 불가능하게 된다. 이는 잠재적인 결함들을 찾을수 없다는 문제가 발생한다.

Fig 2 : controllable NODE

위는 DFT가 적용된 회로이다. 이제 NODE A에 대한 Control이 가능해 졌다. 이로 인해 NODE A의 결함을 감지할수 있으며, 오른쪽 block의 Test역시 가능해 진다.

 

이렇듯 DFT에서 Controllability는 결함 감지를 위한 중요한 요소이다.

2. Observability

이는 회로 내부 노드를 관측 가능하게 만드는 것이다. 

 

Fig 3 : not observable NODE

위 회로에서 NODE A에 결함(1 OR 0으로 고정)이 발생했다 가정하자. 아무리 입력 패턴을 변화하여도 직접적으로 NODE A의 값을 관측할 수 없기 때문에 결함을 감지할 수 없다.

Fig 4 : observable NODE

Observability를 위해 NODE A에 DFF를 추가했다. 이제 직접적으로 NODE A값을 DFF를 통해 관측 가능하므로 결함을 감지할 수 있게 된다.

 

즉 DFT를 통해 Test Coverage를 높이는 방법은 회로의  Controllability와 Observability를 높이면 된다.