Design for Testability(DFT) - Scan Flip/Flop (02)
Design for Testability(DFT) - Controllability & Observability (01)
DFT란?칩 제조 공정시 다양한 결함이 발생한다. 이러한 결함들을 실제 실리콘상에서 감지 가능하면 Testable하다 말한다.다시 말해 의도적으로 결함들을 출력하도록 설계하는 기법을 DFT라 한다 이
whehdud2.tistory.com
앞선 내용에서 node의 Controllability 와 Observability를 높이기 위해서 각각 2x1 MUX와 DFF를 추가했다. 이 두가지를 하나로 합친것이 Scan Flip Flop이다.
Scan Flip Flop
이제 Scan F/F를 통해 회로 내부 NODE에 대해 Control 가능하고 Observe할 수 있게 되었다. 그렇다면 이를 실제 회로에서 어떻게 사용할까?
Scan Chain
실제 회로에서는 위처럼 여러개의 Scan F/F를 chain형태로 연결해 사용한다. Scan chain을 사용하면 sequential logic을 conbinational logic처럼 다룰수 있게 된다. sequential logic은 메모리 소자에 의해 state가 존재한다. 이 때문에 conbinational logic에 비해서 test의 어려움이 있다. Scan chain을 사용하는 것은 이때문이다.
SI신호는 test 입력이고, SE신호는 test할지 기능 동작을 할지 결정해주는 신호이다. 자세한 동작은 다음장에 다루겠다.